Apparatus for reproducing data having a restart read gate signal generator in a disk storage system

Patent Number:

____US5905601

Publication date:

1999-05-18

Inventor(s):

TSUNODA MASAHIKO (JP)

Applicant(s)::

TOKYO SHIBAURA ELECTRIC CO (JP)

Requested Patent:

___ JP8315513

Application Number: US19960596888 19960311 Priority Number(s):

JP19950117498 19950516

IPC Classification:

G11B5/09

EC Classification:

G11B19/00

Equivalents:

Abstract

In a data reproducing device using a read channel of a PRML system, during a period of a continuous reproducing operation mode for continuous reproduction processing of adjacent data sectors, a restart RG generator switches a restart read gate signal RRG ON in synchronization with switching ON of a reference read gate signal RG. Therefore, when data is reproduced from a data sector before continuous data sectors, data reproduction processing is started by means of the restart read gate signal RRG equivalent to the reference read gate signal RG. When data is continuously reproduced from a next data sector adjacent to the previous data sector, the restart RG generator keeps the restart read gate signal ON for a predetermined period of time before the reference read gate signal RG is generated.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-315513

(43)公開日 平成8年(1996)11月29日


(51) Int.Cl. 6		識別記号	庁内整理番号	FΙ				技術表示箇所
G11B	20/10	3 2 1	7736-5D	G11B 2	G 1 1 B 20/10		Z	
	5/09	3 6 1 5 0 1 5 0 1 5 3 4	7520-5D 9558-5D 9558-5D		5/09	361Z 501L		
	19/06			1	19/06			
	20/18				20/18	501F		
						534A		
				審査請求	未請求	請求項の数5	OL	(全 11 頁)
(21)出願番号		特願平7 117498		(71) 出願人	000003078 株式会社東芝			
(22)出願日		平成7年(1995) 5		神奈川	具川崎市幸区堀)	町72	野地	
			(72) 発明者	2)発明者 角田 昌彦 東京都肖梅市末広町2丁目9番地 株式会 社東芝青梅工場内				
				(74)代理人	弁理士	鈴江 武彦		

(54) 【発明の名称】 ディスク記録再生装置のデータ再生処理装置及びデータ再生方法

(57)【要約】

【目的】特にPRML方式のリードチャネルを使用したデータ再生処理装置において、ギャップエリアを大きくしてデータフォーマット効率を低下させることなく、連続したデータセクタのデータ再生処理を確実に実行して、結果的に高記録密度のディスク記録再生装置の実現を図ることにある。

【構成】データ再生処理の初期時には、リードチャネルの再起動RG生成回路15は基準リードゲート信号RGのONに同期して、再起動用リードゲート信号RRGをONさせる。したがって、連続しているデータセクタの前のデータセクタからデータ再生を行なうときには、基準リードゲート信号RGに相当する再起動用リードゲート信号RRGにより、データ再生処理が開始される。そして、前のデータセクタから隣接する次のデータセクタから連続的にデータを再生するときに、再起動用リードゲート信号RRGを所定の期間だけ基準リードゲート信号RGに先行してONする。



【特許請求の範囲】

【請求項1】 円周方向にセクタ単位のデータエリアが 配列されたフォーマット構成のディスクを記録媒体とし て使用し、前記各データエリアからヘッドにより読出し たリード信号から記録データを再生するディスク記録再 生装置のデータ再生処理装置において、

前記各データエリアから記録データを再生するために必要な前記リード信号の再生処理の起動タイミングを決定する基準リードゲート信号を生成する第1の生成手段

前記各データエリアにおいて前のデータエリアと隣接する次のデータエリアとから連続的に記録データを再生するときに、前記次のデータエリアに対応する前記基準リードゲート信号に先行して、前記リード信号の再生処理の起動タイミングを決定する再起動用リードゲート信号を生成する第2の生成手段とを具備したことを特徴とするディスク記録再生装置のデータ再生処理装置。

【請求項2】 円周方向にセクタ単位のデータエリアが 配列されたフォーマット構成のディスクを記録媒体とし て使用し、前記各データエリアからヘッドにより読出し たリード信号から記録データを再生するディスク記録再 生装置のデータ再生処理装置において、

前記各データエリアの先頭部を検出するためのセクタパルス信号を生成するセクタパルス生成手段と、

前記セクタパルス信号に基づいて生成し、前記各データ エリアから記録データを再生するために必要な前記リー ド信号の再生処理の起動タイミングを決定する基準リー ドゲート信号を生成する第1の生成手段と、

前記各データエリアにおいて前のデータエリアと隣接する次のデータエリアとから連続的に記録データを再生するときに、前記次のデータエリアに対応する前記基準リードゲート信号に先行して、前記次のデータエリアに対応する前記セクタパルス信号に基づいて前記リード信号の再生処理の起動タイミングを決定する再起動用リードゲート信号を生成する第2の生成手段とを具備したことを特徴とするディスク記録再生装置のデータ再生処理装置。

【請求項3】 円周方向にセクタ単位のデータエリアが配列されたフォーマット構成のディスクを記録媒体として使用し、前記各データエリアからヘッドにより読出したリード信号から記録データを再生するディスク記録再生装置のデータ再生処理装置において、

前記各データエリアの先頭部を検出するためのセクタパルス信号を生成するセクタパルス生成手段と、

前記セクタバルス信号に基づいて生成し、前記各データ エリアから記録データを再生するために必要な前記リー ド信号の再生処理の起動タイミングを決定する基準リー ドゲート信号を生成するリードゲート生成手段と、

前記リード信号の再生処理に必要な同期クロック処理手 段とデータ復号処理手段とを含み、前記基準リードゲー ト信号と前記セクタバルス信号とを入力とする再起動用リードゲート信号を生成する内部リードゲート生成手段を有し、前記各データエリアにおいて前のデータエリアと隣接する次のデータエリアとから連続的に記録データを再生するときに、前記次のデータエリアに対応する前記セクタバルス信号に基づいて前記基準リードゲート信号に先行して生成された前記再起動用リードゲート信号による起動タイミングに同期して前記同期クロック処理手段を起動するリードチャネル手段とを具備したことを特徴とするディスク記録再生装置のデータ再生処理装置。

【請求項4】 円周方向にセクタ単位のデータエリアが 配列されたフォーマット構成のディスクを記録媒体とし て使用し、前記各データエリアからヘッドにより読出し たリード信号から記録データを再生するディスク記録再 生装置のデータ再生処理装置において、

前記各データエリアの先頭部を検出するためのセクタパルス信号を生成するセクタパルス生成手段と、

前記セクタパルス信号に基づいて生成し、前記各データ エリアから記録データを再生するために必要な前記リー ド信号の再生処理の起動タイミングを決定する基準リー ドゲート信号を生成する第1の生成手段と、

前記各データエリアにおいて前のデータエリアと隣接する次のデータエリアとから連続的に記録データを再生するときに、前記次のデータエリアに対応する前記基準リードゲート信号に先行して、前記次のデータエリアに対応する前記セクタパルス信号に基づいて前記リード信号の再生処理の起動タイミングを決定する再起動用リードゲート信号を生成する第2の生成手段と、

前記基準リードゲート信号または前記再起動用リードゲート信号に同期して起動し、前記リード信号の再生処理 に必要なデータ復号処理を実行するデータ復号処理手段 と、

前記基準リードゲート信号または前記再起動用リードゲート信号に同期して起動し、前記データ復号処理手段を含む前記リード信号の再生処理に必要な同期クロックを供給するための同期クロック処理手段と、

この同期クロック処理手段から出力された前記同期クロックと予め設定された一定周期のクロックの供給を制御する手段であって、前記再起動用リードゲート信号がオフの状態からオンの状態に移行した所定期間に前記一定周期のクロックを同期クロックとして前記データ復号処理手段に供給し、前記所定期間経過後では前記同期クロック処理手段から出力された前記同期クロックを前記データ復号処理手段に供給するように制御するクロック制御手段とを具備したことを特徴とするディスク記録再生装置のデータ再生処理装置。

【請求項5】 円周方向にセクタ単位のデータエリアが 配列されたフォーマット構成のディスクを記録媒体とし て使用し、前記各データエリアからヘッドにより読出し たリード信号から記録データを再生するディスク記録再 生装置において、

データ再生時に、前記ヘッドからの前記リード信号により前記各データエリアの先頭部を検出するためのセクタ パルス信号を生成するステップと、

前記セクタバルス信号に基づいて生成し、前記各データ エリアから記録データを再生するために必要な前記リー ド信号の再生処理の起動タイミングを決定する基準リー ドゲート信号を生成するステップと、

前記各データエリアにおいて前のデータエリアと隣接する次のデータエリアとから連続的に記録データを再生することを、前記前のデータエリアの前記起動タイミングを決定する基準リードゲート信号に基づいて検出するステップと、

前記連続的に記録データを再生することを検出したときに、前記次のデータエリアに対応する前記セクタパルス信号に基づいて前記基準リードゲート信号に先行して前記リード信号の再生処理の起動タイミングを決定する再起動用リードゲート信号を生成するステップとからなることを特徴とするデータ再生方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば磁気ディスク装置等のディスク記録再生装置に使用し、特にPRML方式の信号処理技術を採用したデータ再生処理装置に関する。

[0002]

【従来の技術】従来、ハードディスク装置(HDD)等の磁気ディスク装置は、ヘッドによりディスクから読出したリード信号を再生処理して、記録データ(例えばNRZコード等の変調コード)に再生するためのデータ再生処理回路(以下リードチャネルと称する)を有する。【0003】リードチャネルは、図6に示すように、ヘッドアンブ1から出力されたリード信号RSを再生処理して、再生した記録データNRZをリードPLL(VF

〇回路)12から出力されたリードクロック(同期クロック信号)RCと共に、ディスクコントローラ(HDC)2に出力する。ヘッドアンプ1は、ヘッドにより読出されたリード信号を増幅する増幅器である。

【0004】ところで近年、記憶容量の大容量化に伴い高記録密度化を実現する技術として、PRML(Partial Response Maximum Likelihood)方式と呼ばれる信号処理技術を採用したリードチャネルが提案されている。

【0005】このPRML方式のリードチャネルは、図6に示すように、PR(Partial Response)等化器(PRイコライザ)6と、予め相関させたデータ系列の再生に最も確からしい系列を選ぶML(最大)復号化方式のビタビ(viterbi)デコーダ(復号化回路)9とを含む回路である。PRML方式は

従来のピーク検出方式と比較してS/N特性が優れており、エラーレートも極めて低いという特長を備えている。

【0006】リードチャネルは、前記の回路要素以外に、自動ゲインコントローラ(AGC)8によりゲイン調整可能な利得調整機能を備えたアンプ(VGA)3、ローパスフィルタ(LPF)4、A/Dコンパータ5、シンク(sync)パイト検出回路7、記録デコーダ(NRZデコーダ)10、ライトクロック生成回路11、クロック切換え回路13を有する。

【0007】VGA3はヘッドアンプ1からのリード信号RSのレベルを一定に保持する。LPF4はリード信号RSから高域ノイズを除去する。A/Dコンパータ5はアナログのリード信号RSをディジタルデータに変換する。

【0008】シンクパイト検出回路7は、図7に示すように、ディスク上のトラックフォーマットを構成する各 データエリアのシンクパイトエリア(SB)をサーチ し、その検出信号SBDをHDC2に出力する。

【0009】ここで、図7に示すフォーマットは、ディスク上のトラックフォーマット構成ではなく、ヘッドにより読出されたリード信号RSのフォーマットを意味する。各データエリアはユーザデータUDの記録エリアを含むデータセクタであり、サーボ情報を記録した各サーボエリア(サーボセクタ)の間に配列されている。CDR(constant density recording)方式では、各サーボエリア間に配列されるデータセクタ数は同一ではない。

【0010】シンクバイトエリア(SB)は、デコーダ 10によりNRZ(non return to ze ro)コード(NRZデータ)を、バイト単位で復調するときの同期を取るための情報を記録している。また、VFOエリア(PLLシンクエリア)は、データ弁別ウインドウの同期を取るためのエリアであり、予め決定された周波数の同期バターンからなるブリアンブルデータを記録している。即ち、リードPLL12はVFOエリアのブリアンブルデータの範囲内で、位相引込み(ac quisition)を実行する。図7において、リードPLL12の時間Tacはその位相引込み時間を示す

【0011】リードチャネルは、通常ではHDC2から 供給されるリードゲートRGと称する起動タイミング信 号に同期してデータ再生処理を開始する。即ち、図7に 示すように、リードゲートRGがON(論理レベル

"H") したときからデータ再生処理を開始し、OFF (論理レベル"L") した時点で停止となる。

【0012】HDDでは、各データセクタの先頭部を検出するためのセクタパルスSPを生成する制御回路(ゲートアレイのロジック回路とCPUからなる)が設けられている。HDC2は、データ再生処理の開始時点で

は、セクタパルスSPの入力に同期してリードゲートR GをONする。

【0013】リードゲートRGのONにより、図7に示すように、リードPLL12は位相引込み動作を開始し、AGC8は高速追従モードでリード信号RSの振幅を安定させるようにVGA3のゲインを制御する動作を開始する(時間Tag)。また、シンクバイト検出回路7がシンクバイトエリア(SB)のサーチを開始する(時間Tss)。

【0014】NRZデコーダ10は、図8に示すように、リードゲートRGがONしてからOFFするまでにNRZデータをHDC2に出力する。HDC2はECC(error checking and correction)データを認識した後に、リードゲートRGをOFFする。

【0015】なお、図8において、「RC」はリードP LL12が出力するリードクロックRCによる制御状態 を示すタイミングチャートである。リードゲートRGが OFFしている期間 (T6, T7) の「W」は、リード PLL12がライトクロック生成回路11からのライト クロックパルスWCにロックされていることを意味して いる。即ち、図6に示すように、クロック切換え回路1 3は、リードゲートRGがOFFすると、ライトクロッ ク生成回路11の出力側にスイッチを切り換える。した がって、リードゲートRGがONのときには、クロック 切換え回路13は、リード信号RSのVFOエリアの同 期クロックをリードPLL12に供給するように、ここ ではPRイコライザ6の出力側にスイッチを切り換え る。「D」は、リードゲートRGがONしている期間 に、リードクロックRCをサンプルクロックとして、A /Dコンパータ5からのディジタルデータの出力を意味 している。

[0016]

【発明が解決しようとする課題】前述したように、HDC2はECCデータを認識した後に、リードゲートRGをOFFする。このECCデータは、リードチャネルに入力されてから相当の遅延時間を経てHDC2に出力される。これは、ピタビデコーダ9やNRZデコーダ10のデコーダ回路の回路遅延が原因である。

【0017】特に、PRML方式のリードチャネルでは、ビタビデコーダ9やNRZデコーダ10を高速ロジック回路により構成し、消費電力の削減を図るために、ビットインターリーブ処理やバイトインターリーブ処理による並列処理を実行することで、デコーダ回路の動作速度を減少させることが行なわれている。

【0018】また、高度のPRML方式のリードチャネルでは、ディジタル方式のPRイコライザを構成するFIR(finite impulse response)フィルタのタップ数を増加したり、構造的にピタピ検出回路のパスメモリ長を長くすることになるため、さ

らに回路遅延時間が増大することになる。

【0019】このようなデコーダ回路の回路遅延が大きいリードチャネルでは、特に隣接するデータセクタから連続的にデータを再生するときに、シンクバイトの検出エラーが発生して、データの再生エラーの要因になる可能性が高くなる。

【0020】具体例として、図7に示すように、前のデータセクタに対するリードゲートRGをOFFして、次のデータセクタに対してリードゲートRGをONするときに、HDC2はデコーダ回路の回路遅延により、前のデータセクタのECCデータを相当遅れて認識した後に、次のリードゲートRGをONする。このため、シンクバイト検出回路7が、次のデータセクタのシンクバイトエリア(SB)をサーチできずに、シンクバイトエラーが発生すると、図8に示すように、リードPLL12のロック動作が不可となり、NRZデータにECCエラーが発生することになる。

【0021】このような問題点を解消するために、図9に示すように、データセクタのギャップ(Gap)エリア90を大きくすることが考えられる。このようなセクタフォーマットであれば、図9と図10に示すように、連続してデータを再生する場合でも、次のデータセクタのシンクバイトエリア(SB)を確実にサーチし、正確なNRZデータを出力することができる。しかしながら、ギャップ(Gap)エリアを大きくすれば、データフォーマット効率が低下し、データの記録密度の低下を招くことになる。

【0022】本発明の目的は、特にPRML方式のリードチャネルを使用したデータ再生処理装置において、ギャップエリアを大きくしてデータフォーマット効率を低下させることなく、連続したデータセクタのデータ再生処理を確実に実行して、結果的に高記録密度のディスク記録再生装置の実現を図ることにある。

[0023]

【課題を解決するための手段】本発明は、例えばPRML方式のリードチャネルを使用したデータ再生処理装置において、ディスクから読出したリード信号の再生処理の起動タイミングを決定するリードゲートであって、例えばHDCに設けられた第1の生成手段により生成する基準リードゲート信号に対して、再起動用リードゲート信号を生成する第2の生成手段を備えた装置である。この第2の生成手段は例えばリードチャネルの内部に設けられており、隣接するデータセクタから連続的にデータを再生するときに、セクタバルス信号に同期して基準リードゲート信号に先行する所定のタイミングで再起動用リードゲート信号をONする。

[0024]

【作用】本発明では、データ再生処理の初期時には、第 2の生成手段は基準リードゲート信号のONに同期し て、再起動用リードゲート信号をONさせる。したがって、連続しているデータセクタの前のデータセクタからデータ再生を行なうときには、基準リードゲート信号に相当する再起動用リードゲート信号により、データ再生処理が開始される。そして、前のデータセクタから隣接する次のデータセクタから連続的にデータを再生するときに、再起動用リードゲート信号を所定の期間だけ基準リードゲート信号に先行してONされる。したがって、次のデータセクタのデータ再生に必要なシンクバイトエリアのサーチ処理等の再生処理が、再起動用リードゲート信号により確実に実行される。これにより、シンクバイトエリアを確実に検出し、結果的に正確なデータを再生することができる。

[0025]

【実施例】以下図面を参照して本発明の実施例を説明する。図1は本実施例に係わるデータ再生処理装置の要部を示すプロック図であり、図2は本実施例に係わる再起動RG生成回路15の構成を示すプロック図であり、図3と図4は本実施例の動作を説明するためのタイミングチャートである。

(データ再生処理装置の構成)本実施例では、HDDに使用されるPRML方式のリードチャネルを使用したデータ再生処理装置を想定している。本実施例のリードチャネル20は、図1に示すように、再起動RG生成回路15とクロックコントローラ14の各要素を含むリード信号RSの再生処理回路であり、通常ではワンチップの集積回路として構成される。

【0026】HDDでは、ヘッドがディスクから記録磁界(記録データ)をアナログのリード信号に変換して、ヘッドアンプ1に出力する。ヘッドアンプ1は増幅したリード信号RSをリードチャネル20に出力する。HDC2は、データ再生動作を制御するためのリードゲート(本実施例では基準リードゲートと称する)RGを生成してリードチャネル20に出力する。

【0027】さらに、HDDでは、各データセクタの先頭部を検出するためのセクタパルスSPを生成する制御回路3が設けられている。この制御回路3は、ゲートアレイのロジック回路とCPUとからなり、ヘッド位置決め制御を行なうためのサーボコントローラの機能も含むHDDのメイン制御回路とも称するものである。HDC2は、データ再生処理の開始時点では、セクタパルスSPの入力に同期してリードゲートRGをONする。

【0028】リードチャネル20は、図1に示すように、VGA3、LPF4、A/Dコンパータ5、PRイコライザ6、シンクバイト検出回路7、AGC8、ピタビデコーダ9、およびNR2デコーダ10を有する。

【0029】VGA3は、AGC8により調整されたゲインにより、ヘッドアンプ1から出力されたリード信号RSの振幅を増幅し、レベルを一定に保持する。AGC8は、本実施例では再起動RG生成回路15から出力さ

れる再起動用リードゲートRRG(後述する)に同期して動作を開始する。AGC8は、PRイコライザ6からの出力データに基づいてディスク上のトラック間に発生する振幅差を検出し、この振幅差を無くすようにVGA3のゲイン調整を行なう。

【0030】LPF4は、リード信号RSから高域ノイズを除去するローパスフィルタである。A/Dコンパータ5は例えばフラッシュ型(並列型)のアナログ/ディジタル変換回路であり、アナログのリード信号RSをディジタルデータに変換する。

【0031】PRイコライザ6とピタピデコーダ9は、 PRML方式の信号再生処理に必要な回路要素である。 PRイコライザ6は、A/Dコンパータ5により変換されたディジタルデータに対して、PR(Partial

Response)特性の等化処理を行なうディジタルフィルタ(FIRフィルタ)を有する。ビタビデコーダ9は、ビタビ・アルゴリズムに基づいて、PR等化されたディジタルデータ(コードデータ列)から最大のデータ系列(最も確からしい系列)を検出する最大(ML)推定復号化回路である。

【0032】シンクバイト検出回路7は、セクタフォーマットを構成する各データセクタのシンクバイトエリア(SB)をサーチし、その検出信号SBDをHDC2に出力する。NRZデコーダ10は、ビタビデコーダ9から出力されたデータ系列を記録データのコード(通常ではNRZコード)に復号化して再生データ(NRZデータ)として出力する記録デコーダである。

【0033】リードPLL(VFO回路)12は、クロック切換え回路13によりVFOエリア(PLLシンクエリア)の同期パターン(PRイコライザ6の出力)またはライトクロック生成回路11からのライトクロックパルスWCにより位相引込み(acquisition)を実行する(図3に示す位相引込み時間Tac)。クロック切換え回路13は、本実施例では再起動用リードゲートRRGがOFFのときに、ライトクロック生成回路11の出力側にスイッチを切換えてライトクロックパルスWCをリードPLL12に供給する。

【0034】本実施例では、クロックコントローラ14が設けられており、再起動用リードゲートRRGがOFFの状態からONした直後の期間(図4のT4, T5)に、リードPLL12からのリードクロックRCからライトクロック(パルス)WCに切換えて、ピタビデコーダ9とNRZデコーダ10に供給する。この時間T4, T5はリードPLL12の位相引込み時間Tacを含む時間である。

(再起動RG生成回路15の構成)本実施例の再起動RG生成回路15は、従来のHDC2からの基準リードゲートRGを外部リードゲートとした場合に、いわばリードチャネルの内部で内部リードゲートに相当する再起動用リードゲートRRGを生成するものである。

【0035】再起動RG生成回路15は、図2に示すように、ライトクロックカウンタ21、レジスタ22、RG検出回路23、およびゲートパルス生成回路24を有する。ライトクロックカウンタ21は、制御回路3からのセクタパルスSPに同期してカウント動作を開始し、ライトクロック生成回路11からのライトクロックWCをカウントする。

【0036】レジスタ22には、ライトクロックカウンタ21のカウント回数を決定するための時間データT1~T3が予めセットされている。この時間データT1~T3は、図3に示すように、セクタパルスSP(SP2)の発生時からリードゲートRRGをOFFして、ONさせるタイミングを決定する時間T1~T3に対応するデータである。

【0037】ライトクロックカウンタ21は、時間データT1までカウントすると、リードゲートRRGをOFFするためのゲート制御信号GS1を出力し、時間データT2までカウントすると、リードゲートRRGをONするためのゲート制御信号GS2を出力する。また、ライトクロックカウンタ21は、時間データT3までカウントすると、連続セクタ再生モード(後述する)の検出信号SDをRG検出回路23に出力する。

【0038】RG検出回路23は、HDC2から出力された基準リードゲートRGのON状態をセクタパルスSPに同期してラッチし、検出信号SDの入力に同期してラッチをリセットする。

【0039】ゲートパルス生成回路24は、RG検出回路23のラッチ状態のときの論理レベル"H"の検出信号RDまたはON状態の基準リードゲートRGにより、ライトクロックカウンタ21からのゲート制御信号GS1またはGS2に応じたリードゲートRRGを出力する(図3を参照)。

【0040】次に、本実施例の動作を図3と図4を参照して説明する。

(再起動リードゲートRRGによるデータ再生処理)まず、データ再生動作では、ヘッドにより読出されて、ヘッドアンプ1により増幅されたリード信号RSがリードチャネル20に入力される。リード信号RSのフォーマットは、図3に示すように、各データセクタのフォーマット構成に従ったものである。

【0041】HDC2は、リードチャネル20の再生処理を開始させる起動タイミングを決定する基準リードゲートRGを生成して出力する。一方、制御回路3は、各データセクタの先頭部を検出するためのセクタパルスSPは、基準リードゲートRGまたは本実施例の再起動リードゲートRRGがONする以前に発生することを想定している。

【0042】本実施例では、リードチャネル20は、基準リードゲートRGとセクタパルスSPに基づいて、再

起動RG生成回路15により生成される再起動リードゲートRRGにより再生処理の起動タイミングが決定される。

【0043】再起動RG生成回路15は、図3に示すように、直前のデータセクタがリードされていないデータ再生処理の初期時では、基準リードゲートRGに同期して再起動リードゲートRRGをONにする。即ち、本実施例では、隣接する各データセクタから連続的にデータ再生処理を実行する連続セクタ再生モード時に、ライトクロックカウンタ21の動作に従った再起動リードゲートRRGを生成する。

【0044】連続セクタ再生モードは、セクタパルスSPの入力時に、基準リードゲートRGの極性により判定される。即ち、ONであれば連続セクタ再生モードであり、OFFのときにはデータ再生処理の初期時となる。具体的には、RG検出回路23はセクタパルスSPの入力に同期して、基準リードゲートRGのON状態をラッチしたときに論理レベル"H"の検出信号RDをゲートパルス生成回路24に出力する。ゲートパルス生成回路24は、検出信号RDが論理レベル"L"のときには、基準リードゲートRGと同一レベルの再起動リードゲートRRGを出力する。

【0045】図3に示すように、セクタバルスSP2が発生した時点では、基準リードゲートRGはONしているため、連続セクタ再生モードとなる。したがって、再起動RG生成回路15は、ライトクロックカウンタ21の動作に従った再起動リードゲートRRGを生成する。【0046】即ち、再起動RG生成回路15は、セクタパルスSP2の発生時から時間T1経過後に、図2に示すゲート制御信号GS1により再起動リードゲートRRGをOFFさせる。このとき、HDC2は、前のデータセクタからECCデータの読込みが終了していないため、基準リードゲートRGをON状態に維持している。基準リードゲートRGは、ECCデータの読込みが終了

した後、即ち次のデータセクタのVFOエリアやシンク

バイトエリアの入力時点の近傍でOFFされる。

【0047】再起動RG生成回路15は、セクタパルスSP2の発生時から時間T2経過後に、図2に示すゲート制御信号GS2により再起動リードゲートRRGを再ONさせる。このとき、基準リードゲートRGがOFFしてから、時間T3の期間内に再ONしない場合には、連続セクタ再生モードではないことになる。したがって、再起動RG生成回路15は、時間T3の経過後に出力される検出信号SDによりRG検出回路23のラッチ状態がリセットされて、基準リードゲートRGと同ーレベルになるように再起動リードゲートRRGをOFFする。

【0048】以上のように本実施例によれば、連続セク タ再生モード時には、予め設定した時間データT1~T 3により、基準リードゲートRGがONする前に、先行 して再起動リードゲートRRGを再ONさせる。

【0049】従来では、特にPRML方式のリードチャネルのデコーダ回路の回路遅延が原因で、HDC2のECCデータの読込み終了までに時間を要し、次のデータセクタを連続的に再生処理するために、基準リードゲートRGを再ONさせるタイミングが遅くなる。このため、シンクパイト検出回路7によるシンクパイトエリア(SB)のサーチができず、シンクパイトエラーが発生することがある。

【0050】そこで、本実施例では、先行して再ONする再起動リードゲートRRGにより、リードPLL12、AGC8、およびシンクパイト検出回路7を先行して再起動させる。したがって、連続セクタ再生モード時に、次のデータセクタの連続的再生処理に必要なシンクパイトエリア(SB)のサーチ処理を確実に実行することができる。これにより、図4に示すように、データエラーが発生しない正確なNRZデータを連続的に再生し、HDC2に出力することができる。

(クロックコントローラ14の動作)本実施例では、再起動リードゲートRRGがOFFの状態からONした直後のリードPLL12の位相引込み期間(位相同期期間)Tacは、クロックコントローラ14により、ビタビデコーダ9とNRZデコーダ10にはライトクロックWCが供給される。

【0051】即ち、図4に示すように、再起動リードゲートRRGのOFFからON直後の期間(T4, T5)では、ビタビデコーダ9とNRZデコーダ10には、リードPLL12からのリードクロックRCが切換えられて、ライトクロックWCに相当するリードクロックRRCが供給される(WPLL)。この期間T4, T5は、再起動リードゲートRRGのOFF時間とリードPLL12の位相引込み時間Tacとを加算した時間である。【0052】そして、期間T4, T5の経過後では、ビタビデコーダ9とNRZデコーダ10には、PLL12からのリードクロックRCがリードクロックRRCとし

【0053】これにより、位相引込み期間Tacにおいて、リードPLL12の不安定動作の影響が、ピタビデコーダ9とNRZデコーダ10の動作に及ぼすことを防止することができる。リードPLL12の位相引込み期間Tacが終了してロックされた後は、リードPLL12からの安定したリードクロックRCが供給される。

て供給される(RPLL)。

(変形例) 本実施例は、リードチャネル20の内部に設けられた再起動RG生成回路15により、再起動リードゲートRRGを生成する方式である。これに対して、変形例は、図5(A)に示すように、従来のリードチャネルまたは本実施例のクロックコントローラ14を含むリードチャネル21を使用し、HDC2が再起動リードゲートRRGを生成する方式である。

【0054】HDC2は、同図(B)のフローチャート

に示すような再起動リードゲートRRGの生成処理を実行する。即ち、最初のセクタバルスSP1が発生すると、基準リードゲートRGを出力する(ステップS1、S2)。ここで、セクタパルスSP1の発生時には、連続セクタ再生モードではないため、基準リードゲートRGに同期して再起動リードゲートRRGをONする(ステップS3)。

【0055】次に、セクタパルスSP2の発生すると、タイマを起動して前述した時間データT1~T3による時間経過を測定する。即ち、時間T1が経過すると、再起動リードゲートRRGをOFFする(ステップS6、S7)。さらに、時間T2が経過すると、再起動リードゲートRRGをONする(ステップS8、S9)。本実施例の図3に示すタイミングチャートに相当する処理である。

【0056】ここで、時間T3以内に、基準リードゲートRGがONしないときは、連続セクタ再生モードではないことになる(ステップS10のNO)。したがって、HDC2は、一度ONした再起動リードゲートRRGをOFFして、初期時の処理に戻ることになる(ステップS11)。一方、図3に示すように、基準リードゲートRGがONして連続セクタ再生モードのときには、再起動リードゲートRRGのON状態は維持されて、次のセクタバルスSP3の入力を待つことになる(ステップS10のYES、S4)。

【0057】以上のようにHDC2により再起動リードゲートRRGを生成する方式でもよい。この方式の場合には、HDC2に従来とは異なる機能を付加することになるが、リードチャネル21の回路構成を本実施例の方式と比較して簡単化できる利点がある。

[0058]

【発明の効果】以上詳述したように本発明によれば、隣接する各データエリアから連続的にデータの再生処理を実行するときに、各データエリア間のギャップエリアを特別に大きくする必要がなく、正確な記録データを再生することができる。特にPRML方式のリードチャネルを使用したディスク記録再生装置に適用すれば、ディスクのデータフォーマット効率を低下させることなく、連続したデータセクタのデータ再生処理を確実に実行できるため、高記録密度化の実現を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施例に係わるデータ再生処理装置の 要部を示すブロック図。

【図2】本実施例の再起動RG生成回路の構成を示すブロック図。

【図3】本実施例の動作を説明するためのタイミングチャート。

【図4】本実施例の動作を説明するためのタイミングチャート。

【図5】本実施例の変形例を説明するための図。

【図6】従来のデータ再生処理装置の要部を示すブロック図。

【図7】従来のデータ再生処理装置の動作を説明するためのタイミングチャート。

【図8】従来のデータ再生処理装置の動作を説明するためのタイミングチャート。


【図9】従来のデータ再生処理装置の動作を説明するためのタイミングチャート。

【図10】従来のデータ再生処理装置の動作を説明する ためのタイミングチャート。


【符号の説明】

1…ヘッドアンブ、2…ディスクコントローラ(HDC)、3…VGA、4…ローパスフィルタ(LPF)、5…A/Dコンパータ、6…PRイコライザ、7…シンクパイト検出回路、8…AGC、9…ピタピデコーダ、10…NRZデコーダ、11…ライトクロック生成回路、12…リードPLL、13…クロック切換え回路、14…クロックコントローラ、15…再起動RG生成回路。


【図1】




[図2]




【図3】




【図6】










[図7]



【図8】

